LTspice

【LTspice】UVLO回路をビヘイビア電源orネットリストで作成する方法

更新日:

スポンサーリンク

「UVLO回路をビヘイビア電源で作成する方法」及び「UVLO回路をネットリストで作成する方法」を説明します。UVLO回路のネットリストはLTspice上ではIC内部のスパイスモデルに記述されていることがあります。

ではこれから詳しく説明します。

UVLO回路をビヘイビア電源で作成する方法

【LTspice】UVLO回路をビヘイビア電源で作成する方法
上図にビヘイビア電源を用いて作成したUVLO回路を示します。UVLO回路のブロックは赤色の点線で囲まれた箇所となっており、入力端子をUVLO_IN、出力端子をUVLO_OUTとしています。

UVLO回路の入力端子UVLO_INに電圧源V1を接続しています。電圧源V1の電圧はPWL(0 0 1 20 20)としています。この電圧源V1は0秒の時0V、1秒の時20V、2秒の時0Vと線形に変化します。

またUVLO回路では4つのパラメータを使用しています。以下に各パラメータを示します。

  • VON
  • UVLO回路のオン電圧。ここでは12Vとしました。

  • VOFF
  • UVLO回路のオフ電圧。ここでは8Vとしました。

  • VHIGH
  • UVLO回路がオンした時の出力端子のハイ電圧。ここでは5Vとしました。

  • VLOW
  • UVLO回路がオフした時の出力端子のロー電圧。ここでは0Vとしました。

シミュレーション結果を以下に示します。後ほどこの回路の詳しい動作を説明しますが、「入力端子UVLO_INの電圧」が増加して、オン電圧VON(12V)になると、「出力端子UVLO_OUTの電圧」がハイ電圧VHIGH(5V)となっています。また、「入力端子UVLO_INの電圧」が減少して、オフ電圧VOFF(8V)になると、「出力端子UVLO_OUTの電圧」がロー電圧VLOW(0V)となっており、UVLO回路が作成できていることが確認できます。
【LTspice】UVLO回路をビヘイビア電源で作成する方法(シミュレーション結果)

ではこれから詳しい動作と原理について説明します。

UVLO回路の動作と原理

「入力端子UVLO_INの電圧」が0Vから12Vまで増加する時

「出力端子UVLO_OUTの電圧」は{VHIGH}-1より小さいため、ビヘイビア電源B2の以下の式

V=IF(V(UVLO_OUT)>{VHIGH}-1,{VOFF},{VON})

より、「ビヘイビア電源B2の出力端子UVLO_IN2の電圧」はVON(12V)となります。

また、「入力端子UVLO_INの電圧」は「入力端子UVLO_IN2の電圧」より小さいため、ビヘイビア電源B1の以下の式

V=IF(V(UVLO_IN)>V(UVLO_IN2),{VHIGH},{VLOW})

より、「ビヘイビア電源B1の出力端子1の電圧」はVLOW(0V)となります。遅延回路R1C1を経由し、「出力端子UVLO_OUTの電圧」もVLOW(0V)となります。

「入力端子UVLO_INの電圧」が12V以上の時

「入力端子UVLO_INの電圧」は「入力端子UVLO_IN2の電圧」より大きいため、ビヘイビア電源B1の以下の式

V=IF(V(UVLO_OUT)>{VHIGH}-1,{VOFF},{VON})

より、「ビヘイビア電源B1の出力端子1の電圧」はVHIGH(5V)となります。遅延回路R1C1を経由し、「出力端子UVLO_OUTの電圧」もVHIGH(5V)となります。

その結果、「出力端子UVLO_OUTの電圧」は{VHIGH}-1より大きくなり、ビヘイビア電源B2の以下の式

V=IF(V(UVLO_IN)>V(UVLO_IN2),{VHIGH},{VLOW})

より、「ビヘイビア電源B2の出力端子UVLO_IN2の電圧」はVOFF(8V)となります。

ここでのポイントは、「ビヘイビア電源B2の出力端子UVLO_IN2の電圧」が以下のように変化することです。これによりUVLO回路の動作を実現することができます。

  • 「出力端子UVLO_OUTの電圧」がVLOW(0V)の時
  • 「ビヘイビア電源B2の出力端子UVLO_IN2の電圧」はVON(12V)。

  • 「出力端子UVLO_OUTの電圧」がVHIGH(5V)の時
  • 「ビヘイビア電源B2の出力端子UVLO_IN2の電圧」はVOFF(8V)。

「入力端子UVLO_INの電圧」が減少し、8V以下になる時

「出力端子UVLO_OUTの電圧」は{VHIGH}-1より大きくなり、ビヘイビア電源B2の以下の式

V=IF(V(UVLO_IN)>V(UVLO_IN2),{VHIGH},{VLOW})

より、「ビヘイビア電源B2の出力端子UVLO_IN2の電圧」はVOFF(8V)となります。

また、「入力端子UVLO_INの電圧」は「入力端子UVLO_IN2の電圧」より小さいため、ビヘイビア電源B1の以下の式

V=IF(V(UVLO_IN)>V(UVLO_IN2),{VHIGH},{VLOW})

より、「ビヘイビア電源B1の出力端子1の電圧」はVLOW(0V)となります。遅延回路R1C1を経由し、「出力端子UVLO_OUTの電圧」もVLOW(0V)となります。

UVLO回路をネットリストで作成する方法

ビヘイビア電源で作成したUVLO回路をネットリストで表すと以下のようになります。

このネットリストをシンボル化したものを以下に示します。シミュレーション結果が「ビヘイビア電源で作成したUVLO回路」と同じであることが確認できます。
【LTspice】UVLO回路をネットリストで作成する方法

ICのモデル内部で記述されているUVLO回路の一例

少し難しくなりますが、ICのスパイスモデル等を見ると、UVLO回路のネットリストが記述されていることがあります。一般的にはPspiceで記述されています。以下にUVLO回路の一例を示します。

上記のネットリストをLTspiceでの記述に変換すると以下のようになります。

このネットリストをシンボル化したものを以下に示します。シミュレーション結果が「ビヘイビア電源で作成したUVLO回路」と同じであることが確認できます。
UVLO回路をネットリストで作成する方法02

ICのモデル内部で記述されているUVLO回路を描く

【LTspice】ICのモデル内部で記述されているUVLO回路
先ほどはビヘイビア電源を用いてUVLO回路を作成しましたが、ICのモデル内部で記述されているUVLO回路はヒステリシススイッチSWhysteを用いてUVLO回路を作成しています。詳しい説明は割愛しますが、軽く動作を説明します。

入力電圧V1の電圧がヒステリシススイッチSWhysteのオン電圧VON(12V)を超えると、ヒステリシススイッチSWhysteがオンします。その結果、入力電圧V1の電圧が3番端子に印可され、V(3,30)が入力電圧V1と等しくなります。
「3番端子の電圧V(3,30)」は5V以上あるため、ビヘイビア電源EB1の出力が5Vとなります。

一方、入力電圧V1の電圧がヒステリシススイッチSWhysteのオフ電圧VOFF(8V)を下回ると、ヒステリシススイッチSWhysteがオフします。その結果、「3番端子の電圧V(3,30)」が低下し5V以下となります。「3番端子の電圧V(3,30)」はヒステリシススイッチのオフ抵抗と抵抗RUVによって決まります。「3番端子の電圧V(3,30)」は5V以下であるため、ビヘイビア電源EB1の出力が0Vとなります。

シミュレーション結果が「ビヘイビア電源で作成したUVLO回路」と同じであることが確認できます。

スポンサーリンク
スポンサーリンク

Copyright© Electrical Information , 2019 All Rights Reserved Powered by AFFINGER5.