回路

ロードスイッチとは?回路と原理について

更新日:

スポンサーリンク

ロードスイッチとは?

ロードスイッチとは
ロードスイッチのイメージ図はこんな感じです。

負荷(モータ、AV機器、ポータブル機器等)に電力を供給するラインに対して、ON/OFFを行うスイッチのことです。ON/OFFをすることで負荷に電力を供給したり、しなかったりします。このスイッチにはMOSFETが使用されます。MOSFETの代表的な分野の1つがロードスイッチなのです。一般的にはPMOSが使用されますが、NMOSが使用されることもあります。

このロードスイッチは電源側をスイッチするため、ハイサイドスイッチとも呼ばれています。

スポンサーリンク

ロードスイッチの回路構成

PMOSを使用した場合

PMOSを使用した場合
回路はこのようになります。ロードスイッチにPMOSを使用した場合、トランジスタQ1のソースを入力側、ドレインを出力側にします。これは、トランジスタと並列についている逆流防止ダイオードの向きをアノードは出力側、カソードは入力側にするためです。

Q1のゲートソース間には抵抗R1とコンデンサC1が接続されています。

C1は突入電流防止用コンデンサです。ゲート電圧の立ち下がりをゆっくりにし、Q1のオン抵抗RDS(ON) をゆっくり低下させることで、突入電流を防止しています。

R2はQ2がオンした時に、抵抗R1とR2で分圧するために存在しています。この分圧を調整してPMOSのゲートソース間電圧を決定させます。

トランジスタQ2はQ1を制御するためのトランジスタです。Q2がオフの時、Q1はオフ。Q2がオンの時、Q1もオンになります。このトランジスタにはNPN型トランジスタやNMOSが使用されます。また、Q1を制御するためにフォトカプラが使用されることもあります。

一般的にはロードスイッチはPMOSを使用した構成が有名ですが、PMOSはNMOSに比べて高いし、メーカーも生産終了や販売終了することがNMOSと比較して高いようです。そのため、NMOSでロードスイッチを構成している場合もあります。

NMOSを使用した場合

NMOSを使用した場合
回路はこのようになります。ロードスイッチにNMOSを使用した場合、トランジスタQ1のソースを出力側、ドレインを入力側にします。これは、トランジスタと並列についている逆流防止ダイオードの向きをアノードは出力側、カソードは入力側にするためです。

NMOSの場合は、ソース電圧よりも高い電圧がゲート電圧に必要となるため、トランジスタを駆動するために別途、入力電圧VINより高い電圧源VSUBが必要になります。

抵抗R2はQ2がオンした時に、抵抗R1とR2で分圧するために存在しています。この分圧を調整してNMOSのゲートソース間電圧を決定させます。

C1は突入電流防止用コンデンサです。原理はPMOSと同様で、ゲート電圧の立ち上がりをゆっくりにし、Q1のオン抵抗RDS(ON) をゆっくり低下させることで、突入電流を防止していています。

トランジスタQ2はQ1を制御するためのトランジスタです。PMOSを使用した場合と異なり、オンの時にトランジスタがオフとなります。

ロードスイッチの動作原理

PMOSを使用した場合

ロードスイッチの動作原理
★VSからHighレベルが出力された場合

  1. VSからHighレベルを出力すると、R3、R4を通りグラウンドに電流が流れます。
  2. Q2のベースエミッタ間電圧が閾値電圧以上になると、Q2のベースからエミッタにベース電流IBが流れます(その時、R4にも電流が流れています)。
  3. 通常、トランジスタはこのベース電流のhFE倍(小電力用だと約100程度)のコレクタ電流をコレクタからエミッタに流します。しかし、実際には、R1とR2によって最大電流が制限され、「VIN/(R1+R2)」以上はコレクタ電流を流すことができません(トランジスタにとってより多くのコレクタ電流を流したくても流せない状態を、飽和と呼びます)。
  4. 飽和状態でないと、コレクタエミッタ間電圧が生じてしまいます。そのため、コレクタ電流をVIN/(R1+R2)以上になるようにベース電流を流すよう抵抗R3の設計をします。

    $$ \frac{V_{IN}}{R_1+R_2} < h_{FE}I_B{\Leftrightarrow}\frac{V_{IN}}{R_1+R_2} \frac{1}{h_{FE}} < I_B $$
  5. 余裕をもって上式の2倍以上のベース電流を流すように設計をします。
  6. Q2をオンした場合、入力電圧VINからグランドに向かって電流が流れるルートができます。その結果、Q1のゲートソース間電圧に電位差が生じて、Q1がオンします。

★VSからLowレベルが出力された場合

  1. VSからLowレベル。すなわち、GNDレベルを出力すると、R3を通り、トランジスタのベースからエミッタへベース電流が流れません。
  2. Q2がオフとなり、コレクタからエミッタへコレクタ電流が流れません。電流が流れないので、C1に蓄積されている電荷はR1によって消費され、MOSFETのゲートソース間電圧VGSは徐々に低下していきます。その結果、MOSFETがオフとなります。

NMOSを使用した場合

Q2をオンした場合、サブの電圧減VSUBからグランドに向かって電流が流れるルートができます。その結果、Q1がオフします。
Q2をオフした場合、Q1のゲートに電圧が印可され、Q1がオンします。

スポンサーリンク
スポンサーリンク

Copyright© Electrical Information , 2019 All Rights Reserved Powered by AFFINGER5.